2023年6月,蘋果Apple Silicon最后一塊拼圖歸位:新款Mac Pro換上M2 Ultra,英特爾徹底從蘋果的Mac產(chǎn)品線消失。承擔(dān)這一歷史轉(zhuǎn)折點(diǎn)的M2 Ultra,成為半導(dǎo)體產(chǎn)業(yè)關(guān)注的焦點(diǎn):
這顆蘋果有史以來面積*的SoC,由兩顆M2 Max芯片“縫合”而成,晶體管數(shù)量直接翻倍,達(dá)到了1340億顆——作為對比,英偉達(dá)的RTX4090擁有763億個晶體管,***為800億。
這塊芯片背后,是一個名為UltraFusion的“縫合技術(shù)”。
當(dāng)摩爾定律失效成為業(yè)內(nèi)共識,制程提升的成本指數(shù)級飆升,提高制程已不再是高性能芯片增加晶體管數(shù)量的*選擇。將兩塊芯片合二為一雖然聽起來簡單粗暴,但在蘋果之前,失敗的嘗試不在少數(shù)。
此前,幾乎所有的“縫合”方案,都無法解決芯片在連接過程中產(chǎn)生的損耗,使得性能往往“1+1<2”。而M2 Ultra卻突破了這一天塹,實(shí)現(xiàn)了真正的1+1=2。
UltraFusion背后的功臣并不難猜,正是當(dāng)前先進(jìn)封裝產(chǎn)能供不應(yīng)求的臺積電。
當(dāng)業(yè)內(nèi)還在熱議英特爾修改命名縮短與臺積電的差距,又或是臺積電和三星誰將率先突破2nm時,臺積電卻早已憑借先進(jìn)封裝,走在競爭對手的前面,為燈枯油盡的摩爾定律續(xù)命。
為了實(shí)現(xiàn)這個1+1=2,臺積電走了20年。
1、停滯20年的間距
2005年,伴隨芯片制程邁入65nm大關(guān),臺積電在全球芯片代工市場中拿下了50%的份額,身后的競爭者似乎只剩下了苦苦追趕的三星,感覺大勢已定的張忠謀宣布卸任CEO,退居二線,但時任臺積電技術(shù)總裁蔣尚義卻在思考一個問題:
過去十五年,芯片制程緊跟摩爾定律的路線圖,從600nm一路狂奔到了65nm。但芯片之間封裝的金屬間距(MetalPitch)卻停留在110um,已經(jīng)20年沒有進(jìn)步。
何為金屬間距——一般我們拿到手的芯片(如CPU),其實(shí)是一個完整的芯片模組。嚴(yán)格意義上的芯片,是從晶圓上切割下來的裸片(Die)。
按照傳統(tǒng)封裝的步驟,需要將這些裸片放到基板(Sustrate)上,引出管腳/引線,再將其固定、封裝進(jìn)一個外殼中,才能應(yīng)用于實(shí)際的電路中。
蔣尚義思考的金屬間距,其實(shí)就是圖中引線的間距,比如CPU和內(nèi)存交換數(shù)據(jù),就是依靠這些引線。理論上來說,引線數(shù)量越多,不同芯片間的連接效率就越高,整體性能也就越好。但由于引線是金屬材質(zhì),一旦密度提升,功耗和發(fā)熱也會越高。
在這個背景下,蔣尚義構(gòu)想了一個大膽的方案:與其冒險(xiǎn)增加引線的密度,不如把兩塊芯片封裝在一個硅片上,由于物理距離更近,電信號傳輸中的延遲問題得到改善,金屬材質(zhì)帶來的弊病也迎刃而解。
從“先封在拼”轉(zhuǎn)變?yōu)?ldquo;先拼在封”,前者如今被歸類為傳統(tǒng)封裝,后者則是近幾年大熱的概念——“先進(jìn)封裝”。
但在當(dāng)時,蔣尚義的構(gòu)想在技術(shù)上過于大膽,而且缺乏商業(yè)上的可行性。
所謂摩爾定律,就是指每隔18-24個月,芯片上可容納晶體管數(shù)量翻一番。幾十年里,半導(dǎo)體產(chǎn)業(yè)遵照摩爾定律快速發(fā)展,從130nm到90nm,從65nm到40nm,仿佛游戲過關(guān)一樣順暢。
對于代工廠來說,相比芯片制程帶來的性能提升,重金投入先進(jìn)封裝帶來的性能進(jìn)步,實(shí)在是性價(jià)比過低。加上蔣尚義在2006年就跟隨張忠謀一起退休,先進(jìn)封裝方案并沒有付諸實(shí)施。
但到了2009年,業(yè)內(nèi)上下開始攻克28nm制程,工程師們才意識到了問題的嚴(yán)重性:晶體管單位制造成本不降反升,制程升級提升性能的性價(jià)比開始降低。
換句話說,摩爾定律正在失效。
28nm->20nm->14nm,晶體管單位制造成本上升;圖源:IBS
同一時期,依靠移動終端市場的紅利,三星從微不足道的競爭者迅速成長為臺積電*的競爭對手。
金融危機(jī)期間,臺灣地區(qū)的面板和內(nèi)存產(chǎn)業(yè)被三星的反周期屠刀相繼斬落馬下,擊垮當(dāng)時利潤大幅下滑臺積電并非沒有可能。
2009年,張忠謀重新出山,并請回了已經(jīng)退休的蔣尚義,希望后者帶領(lǐng)臺積電*于業(yè)內(nèi)實(shí)現(xiàn)28nm制程量產(chǎn),重現(xiàn)130nm超越IBM的輝煌,并借此關(guān)鍵制程,搭上移動終端的末班車。
蔣尚義的回歸,使得臺積電兩年后以“后閘級”技術(shù)路線成功超越三星率先量產(chǎn)28nm,而真正讓臺積電贏在了起跑線上的,是其回歸時與“晶體管*”一同向張忠謀提出的“先進(jìn)封裝”計(jì)劃。
28nm制程,是摩爾定律死亡倒計(jì)時的開始,也是臺積電先進(jìn)封裝的起點(diǎn)。
2、昂貴的進(jìn)步
2009年,在張忠謀的首肯下,蔣尚義帶著1億美元的設(shè)備投資金和400多人的工程師團(tuán)隊(duì),開始了先進(jìn)封裝技術(shù)的研發(fā)。但業(yè)內(nèi)對臺積電進(jìn)軍先進(jìn)封裝的反應(yīng)卻大多悲觀。
半導(dǎo)體產(chǎn)業(yè)分為上游設(shè)計(jì)、中游制造、下游封裝,封裝環(huán)節(jié)技術(shù)長期進(jìn)步緩慢,利潤被攤薄,大多走薄利多銷路線,臺積電作為代工廠天然人工成本更高,在與封裝廠的價(jià)格戰(zhàn)中自然不具備優(yōu)勢。
另外,與同樣“半路出家”研發(fā)先進(jìn)封裝的英特爾、三星相比,臺積電的技術(shù)水平同樣落后。例如當(dāng)時引起關(guān)注的“扇出型晶圓級封裝”,英特爾、三星分列專利數(shù)第二、三位,臺積電甚至沒進(jìn)前十。
臺積電的*先進(jìn)封裝技術(shù)CoWoS,便是在這種氛圍下誕生的。
CoWoS由CoW和oS組合而來:CoW表示Chip on Wafer,指裸片在晶圓上被拼裝的過程,oS表示on Substrate,指在基板上被封裝的過程——這也是蔣尚義在2006年提出的構(gòu)想。
與其他類似的技術(shù)相比,臺積電CoWoS的突出優(yōu)勢體現(xiàn)在連接裸片的方式:
裝載裸片的晶圓被臺積電稱為硅中介層,在硅中介層中,臺積電使用微凸塊(ubmps)、重新布線(RDL)等技術(shù),代替了傳統(tǒng)引線鍵合用于裸片間連接,大大提高了互聯(lián)密度以及數(shù)據(jù)傳輸帶寬。
然而,初生的CoWoS一度處境尷尬。2011年,臺積電得到FPGA大廠賽靈思訂單,憑借CoWoS以及共同開發(fā)的硅通孔(TSV)等技術(shù),成功將4個28nm FPGA芯片拼接在一起,推出了史上*的FPGA芯片。
但這也是整個2011年,臺積電先進(jìn)封裝項(xiàng)目組收到的*的訂單。
每個月50片晶圓的訂單量,相對于燒掉幾千片廢片的研發(fā)投入來說,可謂杯水車薪,這是蔣尚義和臺積電都沒有想到的局面。
隨后,臺積電又找到了合作多年的親密戰(zhàn)友英偉達(dá)——由于GPU計(jì)算時需要頻繁與內(nèi)存通信,獲取和存儲數(shù)據(jù),對延遲的容忍度更低,對帶寬需求也更高。
因此,英偉達(dá)是蔣尚義在開發(fā)CoWoS時就確定的目標(biāo)客戶之一,但沒想到英偉達(dá)同樣意興闌珊。
在一次與高通高管的午餐中,蔣尚義得到了一個意料之中的答案:CoWoS太貴了。
“我只愿意為這個技術(shù)花費(fèi)1美分/平方毫米。”帶著這句話,蔣尚義找到余振華,得到CoWoS目前的價(jià)格在7美分/平方毫米的回答,確認(rèn)了這6倍的差距便是客戶猶豫的原因。
如此大的成本差距,勢必?zé)o法短時間內(nèi)通過技術(shù)消弭。臺積電決定給CoWoS做“減法”,開發(fā)廉價(jià)版的CoWoS技術(shù)。制造、封裝經(jīng)驗(yàn)豐富的余振華,很快交出了替代方案——InFO。
CoWoS技術(shù)之所以費(fèi)錢,主要是由于硅中介層,其本質(zhì)就是一片硅晶圓,還要在中間布線做連接,自然成本高昂。而InFO把硅中介層換成了其他材料,犧牲了連接密度,卻換來了成本的大幅下降。
緊接著,臺積電找到了那個位于美國西海岸,可以靠一己之力改變供應(yīng)商命運(yùn)的超級甲方:蘋果。
3、蘋果把單買了
2009年,三星決策層制定了一個秘密計(jì)劃,李在镕準(zhǔn)備利用金融危機(jī)徹底打垮臺灣地區(qū)的電子產(chǎn)業(yè),先打面板,再打內(nèi)存,最后打垮臺積電,讓三星完全主宰東亞電子產(chǎn)業(yè)。
這個計(jì)劃一度非常順利,到2014年,臺灣地區(qū)的面板和內(nèi)存奄奄一息,臺積電同樣風(fēng)雨飄搖——依靠從臺積電挖來的梁孟松,三星率先量產(chǎn)14nm FinFET工藝,臺積電的技術(shù)優(yōu)勢幾乎一夜之間被抹平了。
技術(shù)落后最直接的打擊體現(xiàn)在大客戶訂單。有先進(jìn)制程打底,三星還憑借*PoP封裝技術(shù),將內(nèi)存芯片直接堆疊在SoC上方,從而大大減小了芯片面積,贏得了蘋果自研移動SoC——A系列的超級大單:
對于移動SoC來說,由于設(shè)備大小的限制,加上大部分空間還要留給電池,對芯片的要求既有性能,還需要把芯片盡可能做小。
然而,從開始自研的A4到A9,從45nm到16nm,蘋果發(fā)現(xiàn),依靠制程升級縮小芯片越來越不具備性價(jià)比。三星的PoP封裝方案,成為了在不升級制程的情況下,縮小芯片面積的*解。
但與此同時,三星手機(jī)正在全球市場攻城略地,成為了蘋果*的競爭對手。2013年前后,蘋果一邊和三星打官司,一邊把芯片訂單向臺積電傾斜。
在此背景下,縮小芯片效果和性價(jià)比都超越PoP封裝的InFO,成為了臺積電“被扶正”的轉(zhuǎn)機(jī)。
2016年,搭載蘋果最新A10移動SoC的iPhone 7上市,全部由臺積電代工。在CPU速度較前代iPhone 6提高兩倍多、內(nèi)存容量提高一倍的情況下,機(jī)身厚度控制在了7.1毫米,是歷代iPhone中第二薄的。
最重要的是,以上所有成就,均是在沒有升級制程的情況下達(dá)成的。
有了蘋果先行先試,曾因?yàn)閮r(jià)格問題遲疑不定的芯片大廠們終于放心大膽地上了車,英偉達(dá)、AMD、谷歌,甚至競爭對手英特爾,都在自家高性能芯片上用上了CoWoS封裝。
2023年,AI芯片水漲船高,英偉達(dá)GPU對CoWoS的需求從年初預(yù)估的3萬片暴漲至4.5萬片,不得不提前加單。
然而,先進(jìn)封裝像潘多拉的盒子,多米諾骨牌效應(yīng)才剛剛開始。半導(dǎo)體產(chǎn)業(yè)花費(fèi)了幾十年穩(wěn)定下來的上下游分工模式,正在被緩慢松動。
4、中國大陸走到哪兒了?
長期以來,封裝測試環(huán)節(jié)都是芯片產(chǎn)業(yè)鏈的底端,因此很早就從日韓向中國大陸轉(zhuǎn)移。近十年來,封測已經(jīng)成為中國大陸發(fā)展最快、目前*優(yōu)勢的環(huán)節(jié)。
而當(dāng)晶圓制造環(huán)節(jié)由于眾所周知的原因,難以向14nm以下再進(jìn)一步時,先進(jìn)封裝的出現(xiàn),也一度被視為彎道超車的秘籍。
事實(shí)上,中國大陸的頭部廠商在先進(jìn)封裝的開發(fā)上也并不落后。例如全球第三、中國大陸*的封測廠長電科技,已經(jīng)開發(fā)了2.5D/3D封裝、晶圓級封裝(WLP)、堆疊封裝(PoP)等先進(jìn)封裝技術(shù),覆蓋面可追平日月光。
全球第五、中國大陸第二的通富微電,除了掌握2.5D/3D封裝等技術(shù)外,還在收購了AMD兩大封測廠后與其深度綁定,后者是目前先進(jìn)封裝的*客戶之一。
但有別于傳統(tǒng)封裝,先進(jìn)封裝固然提高了封測環(huán)節(jié)的附加值,但同樣需要上游環(huán)節(jié)的配合。簡單來說,傳統(tǒng)封裝的流程是晶圓廠將制造完成的芯片交由封測廠封裝,彼此獨(dú)立。
但先進(jìn)封裝需要芯片設(shè)計(jì)公司、晶圓廠和封測廠在芯片設(shè)計(jì)階段,就開始定制和研發(fā)制造工藝,聯(lián)系更加緊密。
正是因?yàn)橄冗M(jìn)封裝的關(guān)鍵技術(shù)需要芯片設(shè)計(jì)公司推動,在芯片制造層面實(shí)現(xiàn),因此代工廠先天比封測廠更有優(yōu)勢,也被認(rèn)為是最主要的玩家。封測廠更多承接技術(shù)難度低、靠近后道封裝的部分。比如,臺積電就將CoWoS的oS外包給了日月光。
中國大陸封測廠的弱勢在于,由于工藝制程落后,代工廠本身就沒有多少先進(jìn)封裝的訂單,芯片設(shè)計(jì)公司提供的訂單就更少了。
臺積電的先進(jìn)封裝工藝拔地而起,是因?yàn)橛刑O果這個超級甲方的存在。理論上來說,海思可以扮演這個角色,但在海思因制裁而無法做先進(jìn)芯片設(shè)計(jì)后,缺少了關(guān)鍵的推動者,中國大陸先進(jìn)封裝一度發(fā)展困難。
這就導(dǎo)致先進(jìn)封裝風(fēng)口已現(xiàn),但承擔(dān)了全球封測近20%產(chǎn)能的中國大陸,卻遲遲等不來指引航向的掌舵者。始于2018年制裁,對半導(dǎo)體產(chǎn)業(yè)的影響,或許比預(yù)期中的還要深遠(yuǎn)。
榜單收錄、高管收錄、融資收錄、活動收錄可發(fā)送郵件至news#citmt.cn(把#換成@)。
海報(bào)生成中...